LED點(diǎn)陣是公共信息的一種重要顯示終端，其中大屏幕LED點(diǎn)陣顯示屏在許多場合得以應(yīng)用。大屏幕顯示技術(shù)比中小屏幕顯示難度更大，因?yàn)槠淦聊淮螅琇ED點(diǎn)數(shù)多，而又要在極短時(shí)間內(nèi)刷新每個(gè)點(diǎn)，這就要求其掃描速率必須非常高，此外，大屏幕作為信息發(fā)布的重要媒介，對其穩(wěn)定性、可靠性以及可擴(kuò)展性要求都很高，只有設(shè)計(jì)合理的控制電路才能滿足上述要求。本文著重討論LED大屏幕設(shè)計(jì)中控制電路的幾種設(shè)計(jì)方法，針對不同的設(shè)計(jì)要求給出了不同的解決方案。

    1,LED大屏幕系統(tǒng)的工作原理

    典型的LED大屏幕顯示系統(tǒng)主要由信號控制系統(tǒng)﹑掃描和驅(qū)動電路以及LED陣列組成，系統(tǒng)結(jié)構(gòu)如圖1所示。目前大多數(shù)LED顯示屏的屏幕設(shè)計(jì)采用的是模塊化的結(jié)構(gòu)，它的基本單元是LED顯示單元模塊，屏幕大小和形狀可靈活改變，顯示屏的安裝和維護(hù)也十分方便。

圖1系統(tǒng)原理框圖

    信號控制系統(tǒng)是微機(jī)系統(tǒng)﹑單片機(jī)系統(tǒng)﹑微機(jī)Z單片機(jī)主從控制系統(tǒng)﹑可編程邏輯器件控制系統(tǒng)、紅外遙控系統(tǒng)﹑傳呼接收與控制系統(tǒng)等等。信號控制系統(tǒng)的任務(wù)是生成或接收LED顯示所需的數(shù)字信號，并控制整個(gè)LED顯示系統(tǒng)的各個(gè)部件按一定的分工和時(shí)序協(xié)調(diào)工作。行驅(qū)動電路多為三極管陣列，給LED提供大電流。列驅(qū)動由串入并出移位寄存器和鎖存器（或帶鎖存功能的移位寄存器）構(gòu)成。

    待顯示數(shù)據(jù)就緒后，控制系統(tǒng)首先將第一行數(shù)據(jù)送入移位寄存器并鎖存，然后由行掃描電路選通LED陣列的第一行，點(diǎn)亮一段時(shí)間后，再以同樣方法顯示后續(xù)行，直至完成一幀的顯示內(nèi)容，如此循環(huán)往復(fù)。根據(jù)視覺暫留的原理，能夠?qū)崿F(xiàn)24f/s的顯示才能夠讓肉眼沒有明顯的停頓感，相當(dāng)于響應(yīng)時(shí)間要達(dá)到，40ms以下。當(dāng)LED顯示屏面積很大時(shí)，傳輸?shù)臄?shù)據(jù)量也非常大，從而增加了顯示系統(tǒng)的響應(yīng)時(shí)間引起閃爍，為提高視覺效果，可以分區(qū)并行顯示。

    在高速動態(tài)顯示時(shí)，LED的發(fā)光亮度與掃描周期內(nèi)的發(fā)光時(shí)間成正比，所以通過調(diào)制LED的發(fā)光時(shí)間與掃描周期的比值（即占空比）可以實(shí)現(xiàn)灰度顯示。

    2,LED大屏幕控制電路的設(shè)計(jì)

    控制電路的設(shè)計(jì)是大屏幕系統(tǒng)設(shè)計(jì)的核心，控制電路設(shè)計(jì)包括信號控制系統(tǒng)、掃描電路和驅(qū)動電路的設(shè)計(jì)，控制電路的設(shè)計(jì)一般由數(shù)據(jù)存儲器、數(shù)據(jù)緩存器、計(jì)數(shù)器﹑同步控制器﹑讀寫控制器﹑主從控制器、地址控制器、幀存儲器﹑數(shù)據(jù)選擇器、灰度調(diào)制器、移位寄存器等構(gòu)成。目前來說，LED顯示屏控制電路設(shè)計(jì)廣泛采用兩類器件作為其控制核心來實(shí)現(xiàn)，一類是單片機(jī)控制系統(tǒng)，另一類是可編程邏輯器件。

    2。1基于單片機(jī)的控制電路設(shè)計(jì)方案

    基于單片機(jī)的控制電路主要有兩種方案，一種是一片單片機(jī)作為主控器件控制和協(xié)調(diào)大屏幕整個(gè)顯示系統(tǒng)的顯示，一種是多片單片機(jī)構(gòu)成多處理器，其中一片作為主CPU，其它作為子CPU一起控制大屏幕的顯示。

    圖2是采用單片CPU設(shè)計(jì)的控制電路機(jī)構(gòu)示意圖，用89C52單片機(jī)作為控制核心。單片機(jī)接收從PC機(jī)或其他信息源發(fā)送來的顯示數(shù)據(jù)，存儲在Flash中，同時(shí)用RAM6264作為場顯示緩存區(qū)，以實(shí)現(xiàn)不同顯示播出方式。89C52控制切換開關(guān)C1，C3和C2，C4同時(shí)對幀存儲器A，B交替進(jìn)行數(shù)據(jù)的讀寫操作，將讀出的數(shù)據(jù)進(jìn)行并行5串行轉(zhuǎn)換送給顯示屏進(jìn)行顯示刷新。其中，自動地址生成器由4個(gè)計(jì)數(shù)器串聯(lián)構(gòu)成，并配以振蕩電路提供計(jì)數(shù)時(shí)鐘，對于一個(gè)M×N個(gè)像素的單色屏，當(dāng)刷新頻率為60Hz時(shí)，計(jì)數(shù)頻率為M×N×60Hz對于多灰度級彩色大屏幕，數(shù)據(jù)送到顯示屏之前要進(jìn)行灰度調(diào)制重現(xiàn)圖像的色彩，對數(shù)據(jù)的處理速度要求更高，采用單片機(jī)控制可能在速度上無法滿足要求。

圖2單片CPU控制電路結(jié)構(gòu)示意圖

    由于目前很多單片機(jī)的I/O口具備了15mA以上的驅(qū)動能力且價(jià)格比較便宜，因此在大屏幕的設(shè)計(jì)中也采用多處理器方案。系統(tǒng)的基本特點(diǎn)是：一個(gè)顯示組中有多個(gè)處理器，包括一個(gè)主CPU和多個(gè)子CPU，其結(jié)構(gòu)示意圖如圖3所示。主CPU的任務(wù)是通過數(shù)據(jù)采集或與外界通信等獲取顯示信息，再傳輸給子CPU，主CPU還負(fù)責(zé)行掃描和發(fā)送顯示同步信息等。子CPU接收主CPU的數(shù)據(jù)信息并存放到內(nèi)部RAM。中，再根據(jù)主CPU發(fā)出的控制信息選擇適當(dāng)?shù)牧休敵隹谶M(jìn)行列掃描。假設(shè)每個(gè)子CPU可用作輸出口的最多引腳數(shù)為m，而每塊LED矩陣的列數(shù)為n，則每塊芯片所能驅(qū)動的LED塊最大數(shù)為m/n這樣，每個(gè)單片機(jī)負(fù)責(zé)一塊或幾塊>LED塊，靈活性強(qiáng)，便于擴(kuò)展，同時(shí)減輕了主CPU的負(fù)擔(dān)，提高了點(diǎn)陣的刷新頻率。

圖3多CPU控制電路結(jié)構(gòu)示意圖

    在多畫面顯示的大屏幕設(shè)計(jì)中，這種方案較為理想，對不同的顯示畫面采用單獨(dú)的子CPU進(jìn)行列掃描，再通過主CPU進(jìn)行統(tǒng)一的行掃描，雖然控制電路使用的元件較多，但電路結(jié)構(gòu)簡單，易于實(shí)現(xiàn)。

    2。2基于CPLD/FPGA的控制電路設(shè)計(jì)方案

    頻圖像信號頻率高：數(shù)據(jù)量大，要求實(shí)時(shí)處理，加之LED大屏幕電路的數(shù)字邏輯相當(dāng)復(fù)雜，采用CPLD/FPGA設(shè)計(jì)控制電路，可以簡化系統(tǒng)結(jié)構(gòu)，便于調(diào)試。圖4是CPLD/FPGA設(shè)計(jì)控制電路的原理圖。采用CPLD/FPGA器件對其中的同步控制、主從控制、讀寫控制和灰度調(diào)制等大量電路進(jìn)行了集成，使圖像數(shù)據(jù)處理更為快速，圖像更加穩(wěn)定，而且系統(tǒng)結(jié)構(gòu)緊湊，工作可靠性有所提高。

圖4CPLD/FPGA控制電路原理圖

    圖4中虛線以外的其它功能模塊均有CPLD/FPGA編程實(shí)現(xiàn)，將復(fù)雜的硬件電路設(shè)計(jì)通過軟件編程來取代。與圖2的單片機(jī)控制電路對比來看，電路結(jié)構(gòu)明顯更簡潔，電路的面積減小及可靠性增強(qiáng)，調(diào)試也更為簡單，由于CPLD/FPGA可以并行處理多個(gè)進(jìn)程，比起單片機(jī)對任務(wù)的順序處理效率更高，點(diǎn)陣的刷新頻率也隨之提高。

    此外，可編程邏輯器件的片內(nèi)資源越來越豐富，許多器件內(nèi)部都集成了RAM塊，以Altera公司推出的高性價(jià)比FPGA颶風(fēng)EP1C6為例，它的內(nèi)部就集成了20塊RAM。模塊，每塊容量為4Kbit，這些RAM塊可通過軟件設(shè)置成單端口RAM。，雙端口RAM，F(xiàn)IFO等，滿足系統(tǒng)對數(shù)據(jù)處理的需要。比如在設(shè)計(jì)灰度調(diào)制器時(shí)，色彩再現(xiàn)的灰度等級越高，在保持相同的刷新頻率的情況下，對數(shù)據(jù)的處理速度越高，此時(shí)，可以將FPGA的內(nèi)部RAM。塊設(shè)置成一個(gè)雙端口RAM。作為灰度調(diào)制的緩沖區(qū)，在讀取幀存儲器中的數(shù)據(jù)的同時(shí)，將上次讀取的數(shù)據(jù)進(jìn)行灰度調(diào)制，二者交替進(jìn)行，加快了數(shù)據(jù)的處理速率。在顯示系統(tǒng)集成度和穩(wěn)定性要求較高：圖像灰度級較多的大屏幕設(shè)計(jì)中，采用可編程邏輯器件設(shè)計(jì)控制電路更方便。

    另有一些控制電路的設(shè)計(jì)方案綜合運(yùn)用了單片機(jī)技術(shù)和EDA技術(shù)，利用單片機(jī)實(shí)現(xiàn)數(shù)據(jù)的處理、存儲和通信功能，CPLD/FPGA實(shí)現(xiàn)數(shù)據(jù)的灰度調(diào)制、掃描顯示等功能。這種方案對單片機(jī)和CPLD/FPGA的資源要求都不是很高，電路設(shè)計(jì)也相對較容易，既保證了顯示效果，又節(jié)約了設(shè)計(jì)成本。

    2。3嵌入式系統(tǒng)在大屏幕設(shè)計(jì)中的應(yīng)用

    由于嵌入式計(jì)算機(jī)技術(shù)具有單片機(jī)無法比擬的優(yōu)點(diǎn)：指令執(zhí)行速度比普通單片機(jī)高一個(gè)數(shù)量級，支持大容量的存儲空間：寬范圍的存儲器接口類型，高位寬的數(shù)據(jù)總線，多種外設(shè)通信接口，特別是嵌入式操作系統(tǒng)的使用可以更為有效的管理系統(tǒng)資源的分配，通過其高效的調(diào)度算法，使得整個(gè)應(yīng)用程序的設(shè)計(jì)可以采用多任務(wù)的方式實(shí)現(xiàn)，極大地提高了系統(tǒng)的運(yùn)行速度和可靠性。基于Linux的嵌入式系統(tǒng)的控制電路設(shè)計(jì)如圖5所示。

圖5基于Linux的嵌入式系統(tǒng)控制電路原理圖

    2。4大屏幕顯示的驅(qū)動方案

    LED大屏幕的驅(qū)動方案主要有三種#串行控制驅(qū)動方式：并行控制驅(qū)動方式以及應(yīng)用高度集成專用芯片驅(qū)動。串行控制驅(qū)動方式是將顯示的數(shù)據(jù)通過串行方式送入點(diǎn)陣驅(qū)動電路，其特點(diǎn)是線路連接簡單，調(diào)試方便，單元的可靠性也較高，串行控制驅(qū)動方式可選用的芯片有：MC4094，74LS595，9094等，行驅(qū)動要求功率較大，一般采用大功率三極管來驅(qū)動，行掃描可用三-八譯碼器等控制，由于串入并出芯片可級聯(lián)，為LED單元的級聯(lián)提供了支持。

    并行控制驅(qū)動方式將顯示的數(shù)據(jù)通過并行方式送入點(diǎn)驅(qū)動電路，其優(yōu)點(diǎn)是數(shù)據(jù)的刷新速率快。并行驅(qū)動方式可選74LS374這類的鎖存芯片，采用首尾相連的方式將控制：驅(qū)動一并形成。并行驅(qū)動方案控制方便，系統(tǒng)投入成本低。高度集成的專用驅(qū)動芯片例如ZQL9701集行：列控制及一些外圍驅(qū)動電路于一身，使單元的控制：驅(qū)動更為簡單，系統(tǒng)的穩(wěn)定性更為可靠，采用ZQL9701將使系統(tǒng)的顯示灰度達(dá)到256級，但系統(tǒng)成本較高。對于中小規(guī)模的生產(chǎn)和應(yīng)用應(yīng)以前兩種驅(qū)動方案為主，規(guī)模化生產(chǎn)以及要求較高的應(yīng)用場合可選用專用集成芯片驅(qū)動。

    3,結(jié)束語

    LED大屏幕控制電路的設(shè)計(jì)方案各具特色，實(shí)際工程應(yīng)用中可根據(jù)需要選擇不同的設(shè)計(jì)方案，設(shè)計(jì)單色及灰度等級不高的大屏幕時(shí)，可采用基于單片機(jī)的設(shè)計(jì)方案，要實(shí)現(xiàn)高難度圖文動態(tài)特技顯示和多灰度級顯示時(shí)，則應(yīng)選擇基于可編程邏輯器件的設(shè)計(jì)方案或基于嵌入式技術(shù)的設(shè)計(jì)方案。